(iv) 分立元件和 TTL 栅极电路
首先有几点需要知道:
- 低电位钳位:通过不同的路算得一节点的不同电压,实际电压为其中的最小值,再根据这个最小值计算其他路的参数。(感觉理解不透彻,先记下)
- 计算中,由于三极管基极的电流很小,其电流,包括基极上电阻的压降,经常忽略。
- 判断晶体管是否开启:
(1)锗:Ube ≥ 0.2V ;
(2)硅:Ube ≥ 0.7V。
小于开启电压则晶体管截止。 - 判断晶体管是否饱和:
(1)通过电压:Ube ≥ Uce,认为饱和;
(2)通过电流:IB ≥ IBS,其中 IBS 为饱和基极电流,一般为 80uA,实际考虑十倍以上,即当 IB ≥ 0.8mA,认为完全饱和。 - 晶体管(硅)状态约定值:
(1)导通包括饱和导通 Ube = 0.7V;
(2)饱和时 Uce = 0.3V。
分立元件门电路
1. 与门电路
2. 或门电路
3. 非门电路
分立元件门电路原理很简单,利用管子基本原理和低电位钳位就能明白。
集成TTL门电路
上图是与非门电路,是最基本的,其低电平约定为 0.3V,高电平约定为 3.6V。
注:三极管 T1 属于倒置接法,输入端接在发射集,可以不当成三极管,就当成两个二极管来看。
-
当 A,B,C 有 0 存在,则根据钳位 T2,T5 截止,所以T3,T4 导通,并且 T3 的基极电流很小,可以忽略不计, R2 的压降忽略不计,就可算出输出电压为 5 - 0.7 - 0.7 = 3.6V,电流向外输出,成为 拉电流。
-
当 A,B,C 全为1, 则根据钳位 T2,T5 导通,T1 等效的右侧二极管导通,左侧二极管截止,故ABC端只有漂移电流流进,输入漏电流 IIH 很小,从多发射极流入,每个最大 40uA。计算 IR1 可知 T2 饱和,故 UC2 = 0.7 + 0.3 = 1,故T3 导通,T4 截止,注意忽略 T3 基极电流,算得 T5 基极电流可知其饱和,就可得出输出电压为 0.3V,电流向内流入,成为 灌电流。
懂得了原理,对于TTL的特性曲线就显而易见,不必过多解释。
电压传输特性
输入端噪声容限:
(1)VNH = VIH(min) - VOH(min) = 2 - 2.4 = -0.4V
(2)VNL = VIL(max) - VOL(max) = 0.8 - 0.4 = 0.4V
输入伏安特性
根据电路容易知道,悬空时,相当于接高电平:Vi=1.4V。
低电平输入时,其他悬空端的电压都与这个低电平相同。
输入端负载特性
输出端低电平负载特性
灌电流增大,输出电压也增大
TTL系列的最大灌电流为 IOLMAX = 16mA
输出端高电平负载特性
灌电流增大,输出电压减小
TTL系列的输出高电平电流为 IOHMAX = 400uA
将门电路级联,前后级会相互影响,通过输入输出端电流,可以计算扇出系数 N
低电平输入电流 IIL ≤1.6 mA
高电平输入电流 IIH ≤40 uA
低电平输出电流 IOL ≤16 mA
高电平输出电流 IOH ≤0.4 mA
低电平输出电压 VOL ≤0.4V (10个负载)
高电平输出电压 VOH ≥2.4V (10个负载)
OC门
普通与非门输出不能直接连在一起实现“线与”!
如果两个逻辑门的输出端并联,一个高电平输出,另一个低电平输出,这个门的输出管电阻很小,导致高电平门有很大的拉电流流出,灌入低电平的输出管,从而使输出电压超过规定的逻辑电平。
注:OC门必须外接电阻 RC 和电源 VCC才能正常工作。
下图为 RC 的计算方法,要注意,这里的情况是右侧的门电路,一个门对应一个输入端口,如果一个门有多个输入端口,公式就要修改,IIH 要乘以总的端口数,IIL 乘以总的门数。
三态门
第三态为高阻态,四个三极管全截止,二极管导通。相当于输出端悬空了。
推荐阅读