寄生参数提取 (PEX) 定义
来源:https://www.synopsys.com/glossary/what-is-parasitic-extraction.html
In electronic design automation (EDA), parasitic extraction (PEX) is calculation of the parasitic effects in both the designed devices and the required wiring interconnects of an electronic circuit: parasitic capacitances, parasitic resistances and parasitic inductances, commonly called parasitic devices, parasitic components, or simply parasitics.
在电子设计自动化(EDA)中,寄生提取(PEX)是计算电子电路的设计器件和所需布线互连线中的寄生效应:寄生电容、寄生电阻和寄生电感,通常称为寄生器件、寄生元件或简单的寄生元件。
The major purpose of parasitic extraction is to create an accurate analog model of the circuit, so that detailed simulations can emulate actual digital and analog circuit responses. Digital circuit responses are often used to populate databases for signal delay and loading calculation such as:
Timing analysis
Power analysis
Circuit simulation
Signal integrity analysis
寄生提取的主要目的是建立一个精确的电路模拟模型,使详细的模拟能够模拟实际的数字和模拟电路响应。 数字电路响应通常用于填充数据库,用于信号延迟和加载计算,如:
时序分析
电源分析
电路模拟
信号完整性分析
Analog circuits are often run in detailed test benches to indicate if the extra extracted parasitics will still allow the designed circuit to function.
模拟电路通常在详细的测试中运行表面额外提取的寄生电路是否仍然允许设计的电路正常工作。
注释:Parasitic capacitance between two neighboring layers of metal
两个相邻金属层之间的寄生电容
Parasitic capacitance between metals of the same layer
寄生电容存在于相同层的金属之间
Different categories of Parasitics
不同类别的寄生效应
On a typical semiconductor die you can categorize the parasitics in 3 categories:
在典型的半导体晶粒上,您可以将寄生在三个类别中:
Front-end of the Line (FEOL). Parasitics associated with the semiconductor devices.
前道工艺(FEOL)。寄生效应与半导体器件联系
Middle-end of the Line (MEOL). Parasitics associated with the contacts on semiconductor devices.、
中道制成工艺(MEOL)。寄生效应与半导体器件的连接点有联系
Back-end of the Line (BEOL). Parasitics associated with the interconnect layers.
后道工艺(BEOL)。寄生效应与互连层有关
How does Parasitic Extraction Work?
寄生效应提取是如何工作的。
There are two types of engines which can be used for parasitic extraction:
这里有两种经典的驱动策略被使用在寄生参数提取:
Fields Solver Based. In this method, the PEX engine solves Maxwell’s equations to calculate the parasitic R, C, L or K. This method is referred to as 3D extraction. It is a higher accuracy method than the rule-based method, but also takes more processing power and is not used for full-chip extraction. Within the field solver category, you could have finite element or random walk algorithm being employed – tradeoff being processing time vs. accuracy, finite element algorithm being more accurate.
基于场解算器。在这种方法中,PEX引擎通过求解麦克斯韦方程来计算寄生电阻、电容、电感或K。这种方法称为3D提取。它是一种比基于规则的方法精度更高的方法,但也需要更多的处理能力,不用于全芯片提取。在“场解算器”类别中,可以使用有限元或随机游走算法--在处理时间与精度之间进行权衡,有限元算法更精确。
工艺规范
设计布局
参数提取。。。。
Rule Based. In this method, the PEX engine uses a look up table to calculate the parasitic R or C. This method is referred to as 2D or 2.5D extraction. It can support full-chip extraction.
规则提取算法。在这种方法中,PEX引擎使用一个查找表来计算寄生R或C。这种方法称为2D或2.5D提取。支持全芯片提取。
工艺规范 模型校准 提取规则 基于规则算法的寄生参数提取 提取网络。。
What solutions does Synopsys offer for Parasitic Extraction?
Synopsys为寄生参数提取提供了哪些解决方案?
Synopsys offers parasitic extraction solutions for both digital and custom design environments:
Synopsys为数字和定制设计环境提供寄生提取解决方案:
StarRC™ solution is the EDA industry’s gold standard for parasitic extraction. A key component of Synopsys Design Platform, it provides a silicon accurate and high-performance extraction solution for SoC, custom digital, analog/mixed-signal. memory IC and 3DIC designs. StarRC offers modeling of physical effects for advanced process technologies, including FinFET technologies at 16 nm, 14 nm, 10 nm, 7 nm, 5 nm and beyond. Its seamless integration with industry standard digital and custom implementation systems, timing, signal integrity, power, physical verification and circuit simulation flows along with debugging capability delivers unmatched ease-of-use and productivity to speed design closure and signoff verification. StarRC comes with in-built field solver Rapid3D™, which can serve as a reference or provide higher accuracy measurements. 2.5D and 3D-IC extraction is also supported by StarRC.
Starc™ 解决方案是EDA行业寄生提取的黄金标准。作为Synopsys设计平台的关键组件,它为SoC、定制数字、模拟/混合信号提供了一种硅精度高性能的提取解决方案。存储器IC和3DIC设计。StarRC为先进工艺技术提供物理效应建模,包括16 nm、14 nm、10 nm、7 nm、5 nm及以上的FinFET技术。它与行业标准的数字和定制实现系统、定时、信号完整性、电源、物理验证和电路模拟流程以及调试功能无缝集成,提供无与伦比的易用性和生产率,以加快设计关闭和签核验证。StarRC配备了内置的场解算器Rapid3D™,可作为参考或提供更高精度的测量。StarRC还支持2.5D和3D-IC提取。
QuickCap NX is the golden extraction reference tool based on high accuracy 3D Field Solver which is well suited for advanced 14nm FinFET and beyond process technologies. Embedded 3D device visualizer makes it ideal for process exploration. High accuracy extraction, reference tool to rule based extractor, standard cell characterization, memory cell characterization and enhancing PDK quality are some of the key applications served by QuickCap NX.
QuickCap NX是基于高精度3D场解算器的黄金提取参考工具,非常适合先进的14nm FinFET和其他工艺技术。嵌入三维器件可视化工具使其成为过程探索的理想选择。高精度提取、基于规则的抽取器的参考工具、标准单元表征、存储单元表征和增强PDK质量是QuickCap NX服务的一些关键应用。
Raphael is the gold standard, 2D and 3D resistance, capacitance and inductance extraction tool for optimizing on-chip parasitic for multi-level interconnect structures in small cells. As a reference field solver, Raphael provides the most accurate parasitic models in the industry. Trusted by major foundries, interconnect parasitics generated by Raphael are included as part of their design reference guide.
Raphael是一个黄金标准、二维和三维电阻、电容和电感提取工具,用于优化小单元中多层互连结构的片上寄生。作为一个参考场解算器,Raphael提供了业界最精确的寄生模型。受主要铸造厂的信任,由Raphael产生的互连寄生作为其设计参考指南的一部分。
下一篇: 了解半导体传统封装工艺的图表
推荐阅读
-
寄生参数提取 (PEX) 定义
-
Grid++Report 锐浪报表开发常见问题解答集锦-报表设计 问:怎样在设计时打印预览报表? 答:为了及时查看报表的设计效果,Grid++Report 报表设计应用程序提供了四种查看视图:普通视图、页面视图、预览视图与查询视图。通过窗口下边的 Tab 按钮可以在四种视图中任意切换。在预览视图中查看报表的打印预览效果,在查询视图中查看报表的查询显示效果。如果在报表的记录集提供了数据源连接串与查询 SQL,在进入预览视图与查询视图时会利用数据源连接串与查询 SQL 从数据源中自动取数,否则 Grid++Report 将自动生成模拟数据进行模拟打印预览与查询显示。注意:在预览视图与查询视图中看到的报表运行结果有可能与在你程序中的最终运行结果有差异,因为在报表的生成过程中我们可以在程序中对报表的生成行为进行一定的控制。 问:怎样用 Grid++Report 设计交叉表? 答:Grid++Report 没有提供专门实现交叉表的功能,其它的报表构件提供的交叉表功能一般也比较死板和功能有限。利用 Grid++Report 的编程接口可以做出灵活多变,功能丰富的交叉表。示例程序 CrossTab 就是一个实现交叉表的例子程序,认真领会此例子程序,你就可以做出自己想要各种交叉表,并能提取一些共用代码,便于重复使用。 问:怎样设置整个报表的缺省字体? 答:设置报表主对象的字体属性,也就是设置了整个报表的缺省字体。如果改变报表主对象的字体属性,则没有专门的设置字体属性的子对象的字体属性也跟随改变。同样每个报表节与明细网格也有字体属性,他们的字体属性也就是其拥有的子对象的缺省字体。 问:怎样在打印时限制一页的输出行数? 答:设定明细网格的内容行的‘每页行数(RowsPerPage)’属性即可。另外要注意‘调节行高(AdjustRowHeight)’属性值:为真时根据页面的输出高度自动调整行的高度,使整个页面的输出区域充满。为假时按设计时的高度输出行。 问:怎样显示中文大写金额? 答:将对象的“格式(Format)”属性设为 “$$” 及可,可以设置格式的对象有:字段(IGRField)、参数(IGRParameter)、系统变量(IGRSystemVarBox)与综合文字框(IGRMemoBox),其中综合文字框是在报表式上设格式。 问:能否实现自定义纸张与票据打印? 答:Grid++Report 完全支持自定义纸张的打印,只要在报表设定时在页面设置中选定自定义纸张,并指定准确的纸张尺寸。当然要在最终输出时得道合适的打印结果,输出打印机必须支持自定义纸张打印。Windows2000/XP/2003 操作系统上可以在打印机上定义自定义纸张,也可以采用这种方式实现自定义纸张打印。 问:怎样实现 0 值不打印? 答:直接设置格式串就可以,在“数字格式”设置对话框中选定“0 不显示”,就会得到合适的格式串。也可以通过直接录入格式串来指定 0 不显示,但格式串必须符合 Grid++Report 的规定格式。另一种实现办法是在报表获取明细记录数据时,在 BeforePostRecord 事件中将值为零的字段设为空,调用字段的 Clear 方法将字段置为空。 问:怎样实现多栏报表? 答:在明细网格上设‘页栏数(PageColumnCount)’属性值大于 1 即可。通过 Grid++Report 的“页栏输出顺序”还可以指定多栏报表的输出顺序是“先从上到下”还是“先从左到右”。 问:如何实现票据套打? 答:Grid++Report 为实现票据套打做了很多专门的安排:报表设计器提供了页面设计模式,按照设定的纸张尺寸显示设计面板,如果将空白票据的扫描图设为设计背景图,在定位报表内容的输出位置会非常方便。报表部件可以设定打印类别,非套打输出的内容在套打打印模式下就不会输出。 问:Grid++Report 有没有横向分页功能? 答:回答是肯定的,在列的总宽度超过打印页面的输出宽度时,Grid++Report 可以另起新页输出剩余的列,如果左边存在锁定列,锁定列可以在后面的新页中重复输出,这样可以保证关键数据列在每一页都有输出。仔细体会 Grid++Report 提供的多种打印适应策略,选用最合适的方式。Grid++Report 的多种打印适应策略为开发动态报表提供了很好的支持。 问:怎样实现报表本页小计功能? 答:定义一个报表分组,将本分组定义为页分组,在本分组的分组头与分组尾上定义统计。页分组就是在每页产生一个分组项,在每页的上端与下端都会分别显示页分组的分组头与分组尾,页分组不用定义分组依据字段。 报表运行 问:怎样与数据库建立连接? 答:如果在设计报表时指定了数据集的数据源连接串与查询 SQL 语句,Grid++Report 采用拉模式直接从数据源取得报表数据,Grid++Report 利用 OLE DB 从数据源取数,OLE DB 提供了广泛的数据源操作能力。如果 Grid++Report 的数据来源采用推模式,即 Grid++Report 不直接与数据库建立连接,各种编程语言/平台都提供了很好的数据库连接方式,并且易于操作,应用程序在报表主对象(IGridppReport)的 FetchRecord 事件中将数据传入,例子程序提供了各种编程语言填入数据的通用方法,对C++Builder 和 Delphi 还进行了专门的包装,直接关联 TDataSet 对象也可以将 TDataSet 对象中的数据传给报表。 问:打印时能否对打印纸张进行自适应?支持表格的折行打印吗? 答:Grid++Report 在打印时采用多种适应策略,通过设置明细网格(IGRDetailGrid)的‘打印策略(PrintAdaptMethod)’属性指定打印策略。(1)丢弃:按设计时列的宽度输出,超出范围的内容不显示。(2)绕行:按设计时列的宽度输出,如果在当前行不能完整输出,则另起新行进行输出。(3)缩放适应:对所有列的输出宽度进行按比例地缩放,使总宽度等于页面的输出宽度。(4)缩小适应:如果列的总宽度小于页面的输出宽度,对所有列的输出宽度进行按比例地缩小,使总宽度等于页面的输出宽度。(5)横向分页:超范围的列在新页中输出。(6)横向分页并重复锁定列。 问:如何改变缺省打印预览窗口的窗口标题? 答:改变报表主对象的‘标题(Title)’属性即可。 问:利用集合对象的编程接口取子对象的接口引用,但不是自己期望的结果。 答:Grid++Report中所有集合对象的下标索引都是从 1 开始,另按对象的名称查找对象的接口引用时,名称字符是不区分大小写的。 问:怎样在运行时控制报表中各个对象的可见性?即怎样在运行时显示或隐藏对象? 答:在报表主对象(GridppReport)的 SectionFormat 事件中设定相应报表子对象的可见(Visible)属性即可。 问:报表主对象重新载入数据,设计器中为什么没有反映新载入的数据? 答:应调用 IGRDesigner 的 Reload 方法。 问:怎样实现不进入打印预览界面,直接将报表打印出来?